پروژه آزمون پذیری در شبکه های روی تراشه (Noc)

پروژه آزمون پذیری در شبکه های روی تراشه (Noc) دانلود پروژه آزمون پذیری در شبکه های روی تراشه (Noc)

دسته بندی	فنی و مهندسی
فرمت فایل	docx
حجم فایل	401 کیلو بایت
تعداد صفحات فایل	19

دانلود پروژه آزمون پذیری در شبکه های روی تراشه (Noc)

این تحقیق با فرمت Wordو PDF   بوده و قابل ویرایش است و همچنین آماده پرینت می باشد

چکیده

معمــولاً در معمــاری میـان ا رتبــاطی یـا سیستمها از سـیم هـای اختـصاصی و گذرگاههای مشترک استفاده می-کنند. سیمهای اختصاصی برای سیستم هـایی مناسـب است که تعداد هسته کمی داشته باشـند. اما در تعداد بالای آن ها با مشکل روبرو خواهد بود. گذرگاه مشترک در مقایسه با سیم های مقیـاس اختصاصی قابلیت استفاده مجدد و مقیـاس پذیری بالاتری را دارا می باشـد. اما گذرگا های در هر لحظه تنها یک تراکنش ارتباطی را انجام می دهند. برای حل این مشکلات با الهام گرفتن از شبکه کامپیوتری، ایده شبکه روی تراشه (ناک) مطرح شد. راهکار نام را می توان حد واسط راهکارهای شبکه کلاسیک و راهکارهای ارتباطی و سوئیچینگ خاص منظوره پردازش موازی دانست. شبکه های کلاسـیک دارای قابلیـت توسـعه و انعطاف پـذیری لازم جهـت سـازگاری بـا الگوهـای ارتباطی عمـومی مـی باشـند. در مقابل راهکارهای ارتباطی و سوئیچینگ خاص منظوره پردازش موازی، دارای کارایی مناسب اما قابلیـت توسـعه کـم و انعطاف پذیری ضعیف در ساختارهای پویا هستند. هدف و ایده اصلی ناک ارائه راه حلی برای دستیابی همزمان به قابلیت های کارایی، توسعه پذیری و انعطافپـذیری در دنیـای سیستم بر تراشه هاست. این مساله، منجر به پیـشنهاد اسـتفاده از ریزشـبکه بـا سوئیچینگ بسته بر پایه پروتکـل ارتبـاطی مناسب شده است. آزمون پذیری یا به عبارتی قابلیت تحمل در شبکه از جمله مسائل مهم در تست و طراحی شبکه های روی تراشه است. الگوریتم های مسیریابی تحمل پذیر اشکال بیشتر برای مقاوم کردن شبکه ارتباطی در برابر اشکالهای دایمی طراحی می¬شوند. لذا آشنایی با آنها اهمیت بالایی را دارد.

کلمات کلیدی:

       شبکه روی تراشه، ناک ها، آزمون پذیری ناک، پردازشگرها

فهرست مطالب                                                                                                            صفحه

چکیده     ب‌

1-1- مقدمه          1

1-2- شبکه روی تراشه       2

1-3- اهمیت بررسی آزمون پذیری در شبکه های روی تراشه          5

1-4- آزمون و تحمل پذیری در شبکه های روی تراشه      6

1-5- نتیجه گیری  13

مراجع    15           

1-¬1- مقدمه

شبکه روی تراشه ای مدلی نوظهور برای ارتباطات درون سیستم-های VLSI بزرگ پیاده سازی شده بر روی یک تراشه سیلیکونی است. پژوهشگری  Sgroiو همکارانش "راه حل پشته-لایه ای برای طراحی ارتباطات بین هسته ای روی تراشه را متد شبکه روی تراشه (ناک)" می نامند. در یک سیستم ناک پیمانه ها مانند هسته های پردازشگر، حافظه ها و بلوکهای IP ویژه با استفاده از یک شبکه مانند یک زیرسیستم "حمل و نقل عمومی" برای ترافیک اطلاعات، داده را رد و بدل می کنند. یک ناک از چندین لینک داده نقطه-به نقطه که با استفاده از سوئیچ ها (مسیریاب ها) به هم متصل می شوند، ساخته می شود به اینگونه که پیام ها می توانند از هر پیمانه منبع به هر پیمانه مقصد از راه چندین لینک با استفاده از تصمیم های مسیریابی در سوئیچ ها انتقال یابند. یک ناک شبیه به شبکه مخابراتی مدرن با استفاده از سوئیچینگ بیت بسته دیجیتال در طول لینکهای مالتی پلکس شده می باشد. هرچند سوئیچینگ بسته ای گاهی برای یک ناک لازم فرض می شود، چندین طرح پیشنهادی ناک با استفاده از روشهای سوئیچینگ مداری وجود دارد. این تعریف بر پایه مسیریاب ها معمولاً اینگونه تفسیر می شود که یک گذرگاه اشتراکی تنها، یک سوئیچ کراسبار تنها یا یک شبکه نقطه به نقطه، ناک محسوب نمی‌شوند، اما به طور عملی تمام توپولوژی های دیگر ناک محسوب می شوند. این تعریف تا حدی گیج کننده است زیرا همه موارد ذکر شده شبکه هستند (آنها ارتباط بین دو یا بیشتر از دو وسیله را فراهم می سازند) اما آنها به عنوان روش های شبکه روی تراشه در نظر گرفته نمی‌شوند [1].

استفاده از یک بستر ارتباطی استاندارد و مناسب